スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

DT-V1910Cの同期入力

これまで、DT-V1910Cの同期入力にTTLレベルの信号をそのまま直結してきましたが
本来スペックには適合しておらず、たまたま映っているだけなので
スペックに適合するように検討してみます。

まず、DT-V1910Cの同期信号入力の仕様ですが、HSYNC(CSYNC),VSYNC共
1.0Vp-p~4.0Vp-p、75オーム終端となっています。

それに対して、まずは映らなかったX68000 XVIについて考えます。
手元に初代X68000の回路があったので確認してみたところ、
本体内部で正論理のHSYNC、VSYNCをオープンコレクタインバーターの
74LS06で反転して、その出力を5V 1kオームでプルアップしていました。
これは75オーム終端のモニタに接続すると0.349Vp-pとなります。
スペックを下回っているので同期が取れるわけはありませんね。

Web上にはX68000の同期出力を複合同期にするのにHSYNCとVSYNCを
直結しているような記事がありますが、確かに両方ともオープンコレクタであれば
可能ですね。
すべての機種でそうなっている保証はないので危険なのは間違いないですが。

他の機種の場合、1Vp-pを下回らなければ映るには映りますが、
抵抗値が低いので大きな電流がながれます。
このため、出力側機器にかかる負荷が大きくなります。
貴重なレトロマシンを壊してしまうと悲しいので
同期信号がTTL出力のハードウェアは直結しない方が
よさそうです。

というわけで、対策回路を書いてみました。
たいした回路ではありませんが、構想段階で実際に試したわけではないので
動くかどうかはわかりません。
このような回路が必要な方はいないと思いますが、動作保証はまったくできませんので
作る場合は自己責任でお願いいたします。

※ 7/1記載
DT-V1910Cの同期入力 その2 に修正した回路を掲載しましたので
そちらを参照してください。

TTL入力で出力電流が多めに取れる必要があるので、74ACT04を使っています。
74ACTの場合、出力電流が大きいと電圧が若干降下するようなので、75オーム負荷で
1Vp-pよりも若干高くなるように出力抵抗を設定してあります。
簡易回路なので、インピーダンス整合は取っていません。

74ACT04を入手次第試してみます。(国内の通販だとマルツで買えるみたいです)

ちなみに、DT-V1910Cと同等のインプットカードを使う機種以外だとPVM-2950の
分離同期入力が0.5~5.0Vp-p、75オームというスペックだそうなので
PVM-2950でX68000の15kHz出力を映すという向きにも使えるのかもしれません。
保証はできませんが。
スポンサーサイト

MVS入手

今更ながらNEOGEO CDのアクセス時間に耐えられなくなったので、
ROM版のNEOGEOを購入しようと思いましたが、本体、ソフト共に
価格がかなり高いので、ソフトが比較的安価に入手できるMVSを
購入しました。

購入した基板はMV-1Aです。
むき出しのままだと不安なので、ダイソーで購入した8リットルのタッパーに
納めました。

MVS_1.jpg

MVS_2.jpg

部品構成は以下のようになっています。

電源:余っていたFlex ATX電源
コントローラー:NEOGEO CDのコントローラー(現状1Pのみ配線)
音声:海外のホームページの情報に従ってステレオ配線
RGB:DIN8ピン NEOGEO配列 RGBにそれぞれ直列抵抗150Ω

タッパー8リットルは大きすぎですが、横差しのソフトを抜き差しするには
このくらいの幅でギリギリです。
海外ではMV-1Cを使って5V単電源でコンパクトかつかっこいいケースに収めて
いたりするので、MV-1Cを入手できることがあれば挑戦してみたいですね。

ステレオ化した音声ですが、ノイズが乗ります。
音をクリアに聞こうと思うと回路を工夫する必要がありそうです。

DT-V1910Cに映した場合ですが、NEOGEO CDと同様にスキュー歪みが出ます。
この辺は同じですね(あたりまえか)。

MVS_3.jpg





NEOGEO CDの複合同期信号

NEOGEO CDをDT-V1910Cに接続したときに画面上部にスキュー歪みが
出ている原因を調べるために、NEOGEO CDのCSYNCをNJM2257で
同期分離した信号をロジアナを使って見てみました。
NJM2257で分離した同期信号は正論理で出力されるので
EL1883で分離した同期信号とは論理が逆になっています。

NEOGEO_CSYNC_1.png

赤:CSYNC
橙:HSYNC
黄:VSYNC

PCエンジンの複合同期信号と違って、こちらは等価パルス、切り込みパルスとも
存在していて一見問題のない信号に見えます。

PCエンジンの同期信号の解析で、HSYNCの間隔がそろっていないと歪みが出ることが
わかっているので、等価パルスが挿入される前2ラインから等価パルスの挿入が
終わった後2ライン後までのHSYNCの間隔を調べてみました。
25MHzでサンプリングしているので1クロック40nsecとなります。

1589クロック:63.56usec
1589クロック:63.56usec
1589クロック:63.56usec
1589クロック:63.56usec
1762クロック:70.48usec
1540クロック:61.60usec
1589クロック:63.56usec
1589クロック:63.56usec
1464クロック:58.56usec
1589クロック:63.56usec
1589クロック:63.56usec
1589クロック:63.56usec

ということで、通常よりも間隔の長い箇所が1カ所、短い箇所が2箇所あります。
長くなっている箇所を拡大したものが下の絵で、左側より右側の方が
長くなっています。

NEOGEO_CSYNC_2.png

ということで、HSYNCの間隔が一定になっていないのが原因ということで
間違いなさそうです。

対策方法ですが、NEOGEOの場合チップからもCSYNCしか出ていないようなので
PCエンジンのように内部から分離同期信号を取り出すのは無理そうです。
やるとしたら、HSYNCのタイミングがずれている部分を正しいタイミングに
置き換えてやる必要があり、CPLDが必要になります。
VHDLかVerilog HDLを覚えなきゃいけませんね。

また、NEOGEOからどのような信号が出力されているかが
わかってないといけませんが、
海外のWebサイトで見る限り以下のような仕様のようです。

1フレーム264ライン(表示は224ライン)
ドットクロック6MHz
1ライン384ドット(表示領域は320ドット)

1フレーム264ラインは実際に数えても一致していたのでよさそうですが、
ドットクロック6MHzで1ライン384ドットだとするとHSYNCの間隔は64usec
となるはずで、ロジアナで見た結果と一致していません。
もうちょっと調べてみる必要がありそうです。

PCエンジンの複合同期信号

PCエンジンをDT-V1910Cに表示したときに画面上部にスキュー歪みが見える原因を
調べるために、EL1883で分離したCSYNC、HSYNC、VSYNCをロジアナで見てみました。

PCE_CSYNC_1.png

茶色:CSYNC
橙色:VSYNC
黄色:HSYNC

ですが、HSYNCが1パルス分抜けている箇所があります。
なぜ抜けるかですが、同期分離用のLSIのデータシートを見る限り、
HSYNCは単純にCSYNCの立ち下がりに同期して出力されるようなので、
CSYNCに立ち下がりが無いとHSYNCは出力されないということのようです。

CSYNCの立ち下がりが無くなっている原因ですが、
PCエンジンの同期信号には等価パルスが無いことから、
HSYNCとVSYNCをXNORで合成しているだけのようです。
単純にXNORで合成してしまうとVSYNCの立ち上がりの部分で
HSYNCの立ち下がりが消えてしまいます。
また、この方法ではVSYNCがローになっている区間で
HSYNCの立ち下がりのタイミングがHSYNCのパルス分
遅れていることになります。

HSYNCの遅れよりは1パルス分かけている方が影響が大きいだろうと
言うことで、簡単な回路でパルスを無理矢理追加して試してみましたが
歪みは解消しませんでした。
DT-V1910CではHSYNCの間隔が完全にそろってないと歪んでしまうようです。

PCE_CSYNC_2.png

HSYNCとVSYNCをXNORで合成している回路はアーケード基板で
よく使われているようなので、DT-V1910Cにアーケード基板を
接続するのは相性が悪そうですね。


PCエンジンの分離同期信号その2

PCエンジンの分離同期信号をそのまま使うと画面が右によってしまうので、
HSYNCのタイミングをロジアナを使って見てみました。
使ったロジアナはZEROPLUSの最下位モデルLAP-C(16032)です。
白エンジンにつないだ天の声2から線だしして測定しています。

ドットクロックによって違いがあるかもしれないので
ドラゴンスピリットとR-TYPEの2作品で計測しました。
赤色がEL1883でビデオ信号から同期分離したCSYNC
(本体のCSYNCはロジックレベルが違っていたらしく、計測できなかった)
橙色がドットクロック
黄色がHSYNC
となります。

以下がドラゴンスピリットの同期信号の波形です。

PCE_Sync_DS.png

以下がR-TYPEの同期信号です。

PCE_Sync_RT.png

ありゃ、ドットクロックには同期していませんね。
どうも、両方ともドットクロックではなくメインクロック21.48MHzの36クロック分
遅延しているようです。
この遅延には同期分離回路の遅延時間も含まれる可能性もありますが、
大きく遅延しているのは間違いなさそうです。
また、前回HSYNCのパルス幅が短いのではと書いていましたが、実際は長い方でした。

メインクロックは取り出せますが、36クロック分の遅延回路を作るのは面倒なことと
ドットクロックによらず同じ時間遅延すると言うことであれば、74HC123を使って
遅延させることが可能なのでこの方法で行くことにします。
ただし、時間が短いので遅延時間が計算値通りにならない可能性があり、要調整です。

回路図は以下のようになります。
74HC123はベンダーによってパルス幅の時間が違うらしいのでTC74HC123を
使用してください。
この回路を使用した結果、いかなる問題が起きても責任は持てませんので、
もし試す場合は自己責任でお願いします。

※6/26追記 回路の出力を直接DT-V1910CのHSYNC、VSYNCに接続すると
75オーム負荷となり、ICのスペック上出力電流が足りませんので、
直結はしないようにしてください。
対策回路は検討中です。

※7/1追記 DT-V1910Cの同期入力 その2 に対策回路を掲載しましたので
ご参照ください。

PCE_SepaSync_sch.png

本体とは以下のように接続します。
HSnに本体から出力されているHSYNCを接続(HuC6260の71ピン)
VSnに本体から出力されているVSYNCを接続(HuC6260の72ピン)
5V電源とGNDはHuC6260と同じ電源となるように接続

手持ちのDUO-RではHSYNCは写真の赤丸部分、VSYNCは写真の黄丸部分
に接続することで取り出せました。

PCE_RGB_3.jpg

この回路を使うことでEL1883でHSYNC、VSYNCに同期分離した場合と
ほぼ同じ表示位置となりましたが、SELECTY21と比べると画面が左に寄ります。
遅延しすぎな感じがあるので、C1、C2をもう少し小さくした方がよいかもしれません。

RGBの映らないマスターシステム

セガマスターシステム向けにRGBケーブルを作ってみたのですが、
同期信号は認識されているものの、肝心の画面が映らなかったので
分解してチェックしてみました。

マスターシステムについてはRGBが映らない個体があるそうなので、
回路的に映らないのであれば改造することを考えていたのですが、
映らなかった原因は別にありました。

わかりづらいですが、写真の赤枠の部分に亀裂が走っています。

SMS_REPAIR_3.jpg

亀裂の延長線上で断線が2カ所、スルーホールはがれが1カ所ありました。
修理したのが以下の写真となります。
亀裂が広がると行けないので、ベタグランド部分に半田を盛って埋めています。
(本当に効果があるかは微妙ですが)

SMS_REPAIR_2.jpg

これでRGB表示できるようになりました。

マスターシステムの基板はあまり質が良さそうには見えないので、
経年劣化やコネクタの抜き差しの影響で亀裂が入った可能性はあります。
また、別の原因としてはマスターシステム用のRGBケーブルが製品化されなかった
ことから、出荷時にRGBの出力検査をしていなかった故の初期不良の見落とし
という可能性があります。

RGB出力のできないマスターシステムをお持ちの方で以下の写真と同じ基板の場合は
断線していないかチェックしてみるとよいかもしれません。

SMS_REPAIR_3.jpg

なお、DT-V1910Cへの表示ですが、画面上部にスキュー歪みがあるので
問題のある機種ということになりそうです。
現状、まともに遊べるソフトを持っていないので、
ソフトを入手したら写真をアップします。

PCエンジンの分離同期信号

DT-V1910CのRGB表示でPCエンジンの画面上部にスキュー歪みが発生する問題が
ありましたが、対策として複合同期もしくは複合同期を分離した信号ではなく、
PCエンジン内部で出力されているHSYNCとVSYNCを直接モニタに接続する
実験を行いました。

PCエンジンのHSYNC、VSYNCは拡張コネクタのB-11,A-10から出力されていることは
海外Webサイトの情報で知りましたが、DUO-Rの場合は拡張コネクタがないので、
別の箇所から取り出す必要があります。
テスタでたどったところ、HuC6260の71ピン、72ピンにつながっており、
HuC6260とHuC6270の配線の間にテストランドがあったので、
そこから線を引き出すことにしました。
画像の赤丸がHSYNC、黄丸がVSYNCになります。
(基板のバージョンによっては違う可能性があるので、同じような改造を行う場合は
念のため、テスターで確認するようにしてください。)

PCE_RGB_3.jpg

ただし、そのままではDT-V1910Cでは水平同期、垂直同期ともに表示が
乱れてしまうので、74HC123を使ってHSYNCのパルス幅が4.7uS程度、
VSYNCのパルス幅が190uS程度になるようにしています。
別件で作成した、NJM2257Dを使った同期分離回路の4uS幅のAFC HD信号でも
画面がみだれてしまい、パルス幅を広げることにより改善したことから、
パルス幅が短いとよくないようです。

複合同期では下の画像のように画面上部にスキュー歪みが出ていましたが

PCE_RGB_1.jpg

分離同期では下の画像のようにスキュー歪みは発生していません。

PCE_RGB_2.jpg

スキュー歪みはこれで解決しそうですが、あくまで取り出している同期信号は
内部タイミング用なので、画面の表示位置が複合同期信号による表示の場合よりも
右よりになっています。
これはHSYNCのタイミングが早いためと考えられます。
これはドットクロックで遅延を入れれば解決しそうなので、
シフトレジスタを入手次第試してみる予定です。

しかしながら、この対策だと分離同期が出力されているハードウェアでないと
対策できない上、いちいち本体改造が必要になるのでイマイチですね・・・。
NEOGEOはどうやって対策しようか・・・。
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。